## Best Available Copy

Page 1 of 2

1D5 (Paper (#8)

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-162906

(43) Date of publication of application: 21.06.1996

(51)Int.Cl.

HO3H 17/02

HO3H 17/04

HO3H 17/06

HO3H 21/00

(21)Application number: 06-297637

(71)Applicant: CANON INC

(22)Date of filing:

30.11.1994

(72)Inventor: HONMA YOSHIHIRO

#### (54) DIGITAL SIGNAL PROCESSOR

(57)Abstract:


PURPOSE: To provide a digital filter capable of reducing the number of gates.

CONSTITUTION: This processor is constituted of serially connected delay elements 1-7, the delay elements 8, 9 and 10, adders 21-27, selectors 30-38, bit shifters 40-42, the multipliers 13-16 of coefficients K0-K3 and data selectors 50-59, etc. It becomes an FIR filter when only the selector 35 is turned to the side of '1' and it becomes a gain variable FIR filter when the selectors 30, 34, 35 and 37 are turned to the side of '1'. It becomes an IIR filter when the selectors 30, 31 and 35 are turned to the side of '1' and further, it becomes an all-pass IIR filter when the selectors 30-35 are turned to the side of '1'. Also, by taking out data through the data selectors 50-57

connected to the delay element 7, it is used as a FIFO memory. Thus, respective parts are shared by the respective filters, the number of the gates are reduced and also, it is used as the FIFO memory.



[Date of request for examination]



[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **DETAILED DESCRIPTION**

[Detailed Description of the Invention]

[Industrial Application] This invention relates to the digital-signal-processing equipment which performs digital filter treatment etc. [0002]

[Description of the Prior Art] <u>Drawing 9</u> shows the transversal digital filter of seven conventional taps. This filter is an FIR (Finite Impulse Response) filter in which at least a straight line has a phase (group-delay flatness) property. It is indicated by the reference of many filter relation and this filter is \*\*\*\* to one of the reference of that. There is a guide to \*\*\*\* digital filter layout (CQ, publication, 1990). Here, a digital filter is briefly explained using this <u>drawing 9</u>.

[0003] In drawing 9, 1-7 are the data delay elements connected to the serial, and data is usually latched to the sampling timing of a digital signal, and they are sent to delay elements 1-7 in order. 12 is digital data inputted. 21-23 are adders and add the output of delay elements 1-7. 13-16 are multipliers and have multiplied the coefficients K0-K3 set as the register which is not illustrated, 21 to adder 23 output, and the latch output of a delay element 4. 25-27 are adders and are asking for the filter output by adding all the outputs of multipliers 13-16.

[0004] 43 is a bit selector for outputting by the bit width of face which needs the bit width of face of the data after addition. For example, when carrying out the filter operation of the 10-bit digital signal, in the multiplier and adder in a filter circuit, it calculates by 10 bits or more, an operation error is pressed down few, and filter precision is raised. For this reason, the output of an adder 27 becomes 10 bits or more, and he is trying to match the bit width of face of I/O by choosing from here the 10-bit digital data needed as a filter output.

[0005] Transfer function [ of the filter of this drawing 1] H(Z) is shown in a degree type.

 $H(Z) = (K0*Z-7+K1*Z-6+K2*Z-5+K3*Z-4+K2*Z-3+K1*Z-2+K0*Z-1) \dots (1)$ 

(1) If it asks for each coefficients K0-K3 of a formula according to the class of filter, it will become as it is shown in a table 1. Therefore, the transversal filter of arbitration can be constituted by calculating each coefficient from a table 1 and asking for a transfer function.

[0006]

[A table 1]

フィルター種類	K(n)、N=0.1,···
LPF	2 f p T Sa((n-L) wp T)
нрг	$Sa((n-L)\pi)-2$ fp T $Sa((n-L) \omega p T)$
BPF	2 fp2 Sa( $(n-L)\omega p2 T$ ) - 2 fp1 Sa( $(n-L)\omega p1 T$ )
BRF	$Sa((n-L)\pi)+2 fpi Sa((n-L)\omega pi T)-2 fp2 Sa((n-L)\omega p2 T)$
1	

[0007] <u>Drawing 10</u> shows the block diagram of the conventional IIR filter. An IIR (the abbreviation for

Infinite Impulse Response) filter is a filter which an impulse response follows to infinity time amount ideally by the feedback circuit literally. Although the straight line phase characteristic from which a group delay becomes a flat like an FIR filter in a perimeter wave number band is unrealizable with an IIR filter, the steep amplitude characteristic can be acquired by the degree lower than an FIR filter. Moreover, also when digitizing the existing analog filter, it becomes this IIR type of configuration. [0008] In drawing 10, the data delay element to which 701 latches input digital data and 702-705 latch data, the multiplier with which 710-714 carry out the multiplication of the coefficients K10-K14 to input data 701 and the output of each delay elements 702-705, and 706-709 are the adders adding each multiplication output.

[0009] As the layout method of an IIR filter, transfer function [ of an analog filter ] H (s) is designed from specification, s-z conversion is performed, and there are an indirect method of asking for transfer function [ of a digital filter ] H (z) and a method of asking for H (z) in z field directly. Here, it explains with the design method of the former with an easy view. Moreover, as a property of this filter, although properties, such as Butterworth Chebyshev and reverse chevyshev, can be acquired, it limits to the filter of a butterworth property here. This design method is actually performed below and it asks for the coefficient of each multiplier. The criteria LPF layout table of each property is shown in a table 2. [0010]

[A table 2]

基準LPF設計表

伝達関数	パラメータ
バターワース特性 H(p)=b/(p²+ a*p + b)	$b = d 0^{2}$ , $a = 2*d0 \sin(\pi / 2N)$ , $d0 = \epsilon^{(-1/N)}$ ,
	$\varepsilon = \sqrt{10^{(Ac/10)} - 1}$

但し Ac=3[dB]の場合、通常d0=1とする。

[0011] Moreover, frequency conversion shown in a table 3 in quest of transfer function [ of an analog filter ] H (s) from the criteria LPF layout table of a table 2 is performed.
[0012]

[A table 3]

L	
要求される フィルタ	変換式
LPF	$p = s / \Omega c$
HPF	p = Ω c ∕ s
BPF	$p = (s^2 + \Omega 0^2) / s \Omega b$
BRF	$p = s \Omega b / (s^2 + \Omega 0^2)$

[0013] In order to ask for transfer function [ of a digital filter ] H (z) furthermore, it asks by performing primary congruence second-z conversion of a formula (2), and the PURIWA ping of a formula (3). s=(2/T)(1-Z-1)/(1+Z-1) -- (2) Primary congruence second-z conversion omegac=(2/T) tan (omegacT/2) -- (3) If it asks for transfer function [ of LPF and HPF of a butterworth property ] H (z) more than from a PURIWA ping, it will become like a degree type.

$$H(z) = \frac{b \Omega cc^{2} (1+2 Z^{-1}+Z^{-2}) / (1+a \Omega cc+b \Omega cc^{2})}{(1-2(1-b \Omega cc^{2}) Z^{-1} / (1+a \Omega cc+b \Omega cc^{2}) + (1-a \Omega cc+b \Omega cc^{2}) Z^{-2} / (1+a \Omega cc+b \Omega cc^{2}))}$$

 $\cdots$  (4)

[0015] [Equation 2]

HPF伝達関数

$$H(z) = \frac{b(1-2Z^{-1}+Z^{-2})/(b+a\Omega cc+\Omega cc^{2})}{\{1-2(b-\Omega cc^{2})Z^{-1}/(b+a\Omega cc+\Omega cc^{2})+(b-a\Omega cc+\Omega cc^{2})Z^{-2}/(b+a\Omega cc+\Omega cc^{2})\}}$$

... (5)

[0016] Therefore, when it asks for a coefficient from this transfer function, respectively, it comes to be shown in a table 4.

[0017]

[A table 4]

パターワース伝達特性の各係数

係数	LPF	HPF
K10 =	b Ω cc <sup>2</sup> /(1+a Ω cc+b Ω cc <sup>2</sup> )	$b/(b+a\Omega cc+\Omega cc^2)$
K11 =	2 * K10	-2 * K10
K12 =	K10	K10
K13 =	2(1-bΩcc²)/(1+aΩcc+bΩcc²)	$2(b-\Omega cc^2)/(b+a\Omega cc+\Omega cc^2)$
K14 =	$-(1-a\Omega cc+b\Omega cc^2)/(1+a\Omega cc+b\Omega cc^2)$	$-(b-a\Omega cc+\Omega cc^2)/(b+a\Omega cc+\Omega cc^3)$

個し Occ=tan(wcT/2)

[0018] The IIR filter of a butterworth property can be constituted by calculating each coefficient from here and asking for a transfer function.

[0019]

[Problem(s) to be Solved by the Invention] However, a multiplier, an adder, etc. which constitute the conventional digital filter mentioned above have a large gate scale, and have the problem of becoming the huge gate number if many multipliers and an adder are used so that all of these filters may be constituted, and becoming very expensive.

[0020] It aims at offering the digital-signal-processing equipment which can constitute a circuit so that it might be made in order that this invention might solve the above problems, and it may become necessary minimum about the large block of gate scales, such as a multiplier and an adder.
[0021]

[Means for Solving the Problem] In invention of claim 1, two or more delay elements by which series connection was carried out, two or more adders, two or more coefficient multipliers, and two or more multipliers that carry out the multiplication of the coefficient, respectively are provided, and two or

more filters of a class were constituted by choosing an output of the above-mentioned delay element, the above-mentioned adder, and the above-mentioned multiplier by one or more selectors.

[0022] A delay circuit which consists of two or more delay elements connected to a serial in invention of claim 2, and is delayed in input data, Two or more arithmetic circuits which apply an output of a predetermined part of the above-mentioned delay circuit at a predetermined rate, One or more selectors outputted alternatively [ two or more ] under an output of a predetermined part of the above-mentioned delay circuit and operation output of two or more above-mentioned arithmetic circuits are provided, and selection of the above-mentioned selector constituted two or more kinds of filters.

[0023] A delay circuit which consists of two or more delay elements connected to a serial in invention of claim 4, and is delayed in input data, The 1st arithmetic circuit which applies an output of a predetermined part of the above-mentioned delay circuit at a predetermined rate, A selector which outputs alternatively an output of a predetermined part of the above-mentioned delay circuit, or an output and a feedback output of the above-mentioned arithmetic circuit, The 2nd arithmetic circuit which applies an output of the above-mentioned selector and an output of a predetermined part of the above-mentioned delay circuit at a predetermined rate, and forms the doubling above-mentioned feedback output is provided, and selection of the above-mentioned selector constituted two or more kinds of filters.

[0024] In invention of claim 6, it consisted of two or more delay elements connected to a serial, and considered as a configuration possessing a delay circuit delayed in input data, an arithmetic circuit which applies an output of a predetermined part of the above-mentioned delay circuit at a predetermined rate, and forms a necessary filtering output, and a selector which outputs alternatively each output of two or more above-mentioned delay elements.

[0025]

[Function] According to invention of claims 1, 2, and 4, by changing the flow of a signal by the selector, two or more kinds of filters can be constituted from one circuit, and the large multiplier and large adder of a gate scale can be used in common.

[0026] According to invention of claims 4 and 5, FIR and IIR can consist of common circuits further. [0027] According to invention of claim 6, actuation of a selector can constitute FIFO and a filter using a common delay circuit.

[0028]

[Example] Hereafter, the example of this invention is explained about drawing. <u>Drawing 1</u> is the block diagram showing the 1st example of this invention. The circuit of this <u>drawing 1</u> is constituted so that it can use also as a FIFO memory, while being able to use as a digital filter. When using as a digital filter, it can use as an FIR filter, a gain adjustable FIR filter, an IIR filter, and an IIR mold all pass filter. [0029] In <u>drawing 1</u>, 1-10 are data delay elements, and the sampling timing data of a digital signal is usually latched, and they are sent to delay elements 1-7 in order. 12 is input digital data. 13-16 are multipliers and are set as the register by whom coefficients K0-K3 are not illustrated, respectively. The 1st selector, and 33-38 are the 2nd selector, and, as for the 1st adder, and 24-27, 21-23 have [ the 2nd adder, and 30-32 ] the contact of "0" and "1." 39 shows the filter output section and 40, 41, and 42 are the bit shifters for doubling four 1/2 twice about digital data, respectively. In multipliers 13-16, coefficients K0-K3, the output of selectors 30-32, and the latch output of a delay element 4 are multiplied.

[0030] It is a data selector for operating 50-59 as a FIFO memory to a pan, and FIFO for data buffers is constituted using the delay elements 1-7 connected to the serial.

[0031] Next, actuation of this circuit is explained. Since at least a straight line constitutes the FIR filter of a phase first, each contact is chosen as follows by each selectors 30-38.

selectors 30, 31, 32, 33, 34, 35, 36, and 37, 38--0, and 0, 0, 0, 0, 1, 0, 0 and 0 -- the circuitry in this case is shown in drawing 2.

[0032] 35, 36, and 38 of the selector of <u>drawing 1</u> are for it being equivalent to the bit selector 43 shown in the conventional example of <u>drawing 9</u>, and choosing effective bits. By setting only a selector 35 to "1" here, the lower bit of the result of an operation will be outputted. When it is made into twice the set

point which calculated the coefficient beforehand depending on a coefficient, this bit selector connects the bit shifter 41 by the bit selector, and it is made to output one half of the results of an operation. In this case, selectors 35, 36, and 38 are set to "1", "1", and "0", respectively. Moreover, when a coefficient is made into 1/2 twice the set point calculated beforehand, the bit shifter 40 is connected by the bit selector, and it is made to output 2 of the result of an operation. In this case, selectors 35, 36, 37, and 38 are set to "0", "0", and "0", respectively. And the configuration of this drawing 2 becomes the same substantially with the filter configuration shown in the conventional example of drawing 9, and will constitute the transversal filter of seven taps.

[0033] In addition, he is trying to take out the filter output of the output delay element 10 from a data selector 59 through a data selector 58 in this case.

[0034] Next, the case where the transversal filter of five taps and the filter which equipped the output with the adjustable gain circuit are constituted is shown in <u>drawing 3</u>. In order to constitute this filter, selectors 30-38 are set up as follows.

Selectors 30, 31, 32, 33, 34, 35, 36, 37, and 38 -- 1, 0, 0, 0, 1, 1, 0, 1, 0 [0035] By selectors 30 and 37, this configuration separates a multiplier 13 from a filter tap, inputs the output after a filter operation into a multiplier 13, and makes that output the final output. Output gain can be finely tuned now with the coefficient K0 of the bit selector which furthermore consists of selectors 35, 36, and 38 in this case, and a multiplier 13.

[0036] Next, the case where an IIR mold filter is constituted is shown in <u>drawing 4</u> (a). When it constitutes this filter, selectors 30-38 are set up as follows.

Selectors 30, 31, 32, 33, 34, 35, 36, 37, and 38 -- 1, 1, 0, 0, 0, 1, 0, 0, 0 [0037] In this case, selectors 30 and 31 constitute the IIR filter by returning output data. <u>Drawing 4</u> (b) changed this configuration into the form which is easier to understand. Although the IIR filter shown in the conventional example of <u>drawing 10</u> needs five multipliers 710-714, it can constitute from four multipliers 13-16 here. If a formula (4), (5), and a table 4 are seen, since it becomes a value with completely same a coefficient K10 and a coefficient K12, this can communalize K10 and K12 with 15 multiplierK2, so that clearly. Thereby, drastic reduction of the gate number is realizable. The selectors 35 and 36 in this configuration are furthermore effective in raising the operation precision of a multiplier other than the function of a bit selector.

[0038] Next, this improvement in precision is explained. A formula (4) and (5) come to be shown in a table 4, when the term of a coefficient K13 and a coefficient K14 is seen. Therefore, 2>K13> from the conditions of omegacc=tan(omegacT/2)>=0 It is set to -2 and 1>K14>-1.

[0039] Then, if a coefficient K1 becomes K1>1, feedback data is inputted into a multiplier 14 with the value doubled by the bit shifter 40, and 1/2 is taken for a multiplier 13, and he returns to it, and is trying to input into it by the bit shifter 41 by setting a selector 35 as "0" and setting a selector 36 as "1." In this case, he is trying to increase the significant digit of the coefficient of a multiplier 13 by carrying and inputting the coefficient value of a multiplier 13 to an original coefficient value. Moreover, if a coefficient K1 becomes K1<1, it will be good by setting a selector 35 as "1" and setting a selector 36 as "0" without carrying a multiplier 13.

[0040] That is, as shown in <u>drawing 4</u> (b), an input value is doubled two by the bit shifter 40 at the time of K1>1, and it inputs as it is at the time of K1<1, without doubling two. Thus, by changing a bit shift according to the value of K2, a large value can be relatively inputted into coefficients other than K2, the operation error of a multiplier can be lessened, and the operation precision of a filter can be improved by this.

[0041] Next, the case where an IIR mold all pass filter is constituted is shown in <u>drawing 5</u> (a). In order to constitute this filter, selectors 30-38 are set up as follows.

selectors 30, 31, 32, 33, 34, 35, 36, and 37, 38-1, and 1, 1, 1, 0, 1, 0, 0 and 0 -- since only a phase characteristic is changed without the amplitude characteristic changing, this filter is used, for example as a filter for speech processing. The outline configuration which changed this configuration into the form which is easier to understand is <u>drawing 5</u> (b). Although the transfer function is shown in this drawing, to make it an all pass filter, it is necessary to set up the coefficient register of each multiplier on the

conditions of K0=K3 and K1=K2.

[0042] Next, the circuit shown in <u>drawing 1</u> functions also as a FIFO memory used as each filter circuit mentioned above, and also using delay elements 1-7. Although the data selector 59 has chosen the FIFO output of the data filter 58 at the time of the filter actuation mentioned above, a data selector 59 chooses the output of data selectors 50-57 at the time of this FIFO actuation. That is, he is trying to choose the data of each FIFO output of data selectors 50-57 based on the value of the FIFO counter by which an increment is carried out for every input of input data 12. and the thing done for the decrement of the FIFO counter whenever reading appearance of the data is carried out from a data selector 59 -- Fast In Fast Out -- FIFO memory actuation can be performed literally. Moreover, a FIFO memory output is taken out from a data selector 59 in this case.

[0043] As it came, by [which were described above] changing the data selectors 30-38 of drawing 1, multipliers 13-16 and adders 21-27 can be used in common, and, thereby, IIR filters, such as a 7 tap FIR filter, a 5 tap FIR filter and fine control of the gain, and butterworth, and an all pass IIR filter can consist of the small gate numbers. Furthermore, a FIFO memory can be constituted using data selectors 50-57 and delay elements 1-7.

[0044] <u>Drawing 6</u> shows the 2nd example of this invention. In <u>drawing 6</u>, 201-210 are data delay elements, and data is usually latched to the sampling timing of a digital signal, and they are sent to delay elements 201-209 in order. 212 is an input and digital data. 213-217 are multipliers and are set as the register with which coefficients K20-K24 are not illustrated. As for 231-238, an adder, and 240-244 are selectors.

[0045] It is a bit shifter for 239 to select the filter output section and for 211 select effective bits. In the multiplier of 213-217, the output of each coefficient K20 - K24 selectors 241-244 and the latch output of a delay element 205 are multiplied, respectively. Although this circuit is similar to the circuit explained in the 1st example, it can constitute the FIR filter of nine taps, and the secondary IIR filter of arbitration.

[0046] Next, actuation of this circuit is explained. When at least a straight line constitutes the FIR filter of a phase first, each selectors 240-244 select the "0" sides. The FIR filter circuit of nine taps as this shows to <u>drawing 7</u> is constituted. Since this filter can understand easily the number of the taps of the FIR filter of seven taps shown by <u>drawing 2</u> of the 1st example from an increase or the actuation which carried out and mentioned actuation above about the FIR filter of seven taps of <u>drawing 2</u>, it omits explanation.

[0047] Next, when it constitutes an IIR filter, each selectors 240-244 carry out the selector of the "1" side. The secondary IIR filter as this shows to <u>drawing 8</u> can be constituted. Since he can understand actuation of this filter easily from the IIR filter shown in the conventional example of <u>drawing 10</u>, explanation is omitted.

[0048] Thus, the change of selectors 240-244 can constitute various filter circuits where a configuration changes with circuits of the 2nd example shown in <u>drawing 6</u> from the necessary minimum gate number.

[0049] In addition, also in this <u>drawing 6</u>, a FIFO memory can be constituted by preparing the data selector which takes out the input of a delay element 201, and the output of other delay elements 2-7, and operating each data selector according to a FIFO counter.

[0050]

[Effect of the Invention] By according to this invention, constituting from two or more delay elements, an adder, a multiplier, a selector, a bit shifter, etc., respectively, and having constituted two or more kinds of filters by selection of a selector, as explained above Though it is the various functions circuit which can constitute two or more kinds of filters, the large block of gate scales, such as a multiplier and an adder, can be constituted now from necessary minimum, therefore the gate number is stopped few, it is cheap and, moreover, a circuit with a sufficient operation precision can be realized. Moreover, it can respond to various systems which need functions, such as a filter, by this, and is effective in the ability to build a cheap various functions system.


[0051] Moreover, it can constitute now even from an FIR and IIR by constituting like claim 4 using the

same circuit element.


[0052] Moreover, a filter and FIFO can be constituted now by constituting like claim 6 using a common delay element.

[Translation done.]

Drawing selection drawing 1



[Translation done.]



[Translation done.]

2/5/1 (Item 1 from file: 351) DIALOG(R) File 351: Derwent WPI (c) 2002 Thomson Derwent. All rts. reserv. 010851039 \*\*Image available\*\* WPI Acc No: 1996-347992/ 199635 XRPX Acc No: N96-293280 Digital-signal processing appts. for digital filtering - has several selectors choosing output of retardation units, adders, and multipliers to produce combination corresp. to specific filter function Patent Assignee: CANON KK (CANO ) Number of Countries: 001 Number of Patents: 001 Patent Family: Patent No Kind Date Applicat No Kind Date Week JP 8162906 Α 19960621 JP 94297637 19941130 199635 B Priority Applications (No Type Date): JP 94297637 A 19941130 Patent Details: Patent No Kind Lan Pg Main IPC Filing Notes JP 8162906 Α 11 H03H-017/02 (Abstract (Basic): JP 8162906 A) The appts. includes multipliers (13-16), data selectors (50-57), retardation units (1-10), adders (21-27), selectors (30-38), bit shifters (40-42) and factor units (K0-K3). The selectors chooses the output of the retardation units, the adders, and the multipliers. Each selection combination chosen will set the appts. into different filter functions. The appts. will be a finite impulse response filter only if the selector (35) is in the high state. If selectors (30,34,35,37) are in the high state, the appts. will act as a gain varying FIR filter. If the selectors (30,31,35) are in the high state, the appts. will act as an infinite impulse response filter and if selectors (30-35) are all in the high state, the appts. will act as an all-pass IIR filter. ADVANTAGE - Can 'be used as first-in first-out memory when data is produced in through data selectors. Reduces number of gates. Realises cheap and multi-function circuit with precise and sufficient operation. Dwg.1/10 Title Terms: DIGITAL; SIGNAL; PROCESS; APPARATUS; DIGITAL; FILTER; SELECT; CHOICE; OUTPUT; RETARD; UNIT; ADDER; MULTIPLIER; PRODUCE; COMBINATION; CORRESPOND; SPECIFIC; FILTER; FUNCTION Index Terms/Additional Words: FIFO Derwent Class: U22 International Patent Class (Main): H03H-017/02 International Patent Class (Additional): H03H-017/04; H03H-017/06; H03H-021/00 File Segment: EPI 2/5/2 (Item 1 from file: 347) DIALOG(R) File 347: JAPIO (c) 2002 JPO & JAPIO. All rts. reserv. \*\*Image available\*\* 05207406 DIGITAL SIGNAL PROCESSOR PUB. NO.: 08-162906 [ **JP 8162906** June 21, 1996 (19960621) PUBLISHED: INVENTOR(s): HONMA YOSHIHIRO APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP (Japan) APPL. NO.: 06-297637 [JP 94297637] FILED: November 30, 1994 (19941130) INTL CLASS: [6] H03H-017/02; H03H-017/04; H03H-017/06; H03H-021/00

JAPIO CLASS: 44.1 (COMMUNICATION \_-- Transmission Circuits & Antennae)

#### ABSTRACT

PURPOSE: To provide a digital filter capable of reducing the number of gates.

CONSTITUTION: This processor is constituted of serially connected delay elements 1-7, the delay elements 8, 9 and 10, adders 21-27, selectors 30-38, bit shifters 40-42, the multipliers 13-16 of coefficients KO-K3 and data selectors 50-59, etc. It becomes an FIR filter when only the selector 35 is turned to the side of '1' and it becomes a gain variable FIR filter when the selectors 30, 34, 35 and 37 are turned to the side of '1'. It becomes an IIR filter when the selectors 30, 31 and 35 are turned to the side of '1' and further, it becomes an all-pass IIR filter when the selectors 30-35 are turned to the side of '1'. Also, by taking out data through the data selectors 50-57 connected to the delay element 7, it is used as a FIFO memory. Thus, respective parts are shared by the respective filters, the number of the gates are reduced and also, it is used as the FIFO memory.

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平8-162906

(43)公開日 平成8年(1996)6月21日

(51) Int.Cl. <sup>6</sup> H 0 3 H	17/02	識別記号 <i>Z</i>	庁内整理番号 8842-5J	FI	技術表示箇所
	17/04	Ά	8842-5 J	•	•
	17/06	. <b>A</b>	8842-5 J		•
	21/00		8842-5 J		

審査請求 未請求 請求項の数9 OL (全 11 頁)

(21	)	ж	陌	<b>采</b>	县

特願平6-297637

(22)出顧日

平成6年(1994)11月30日

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 本間 義浩

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(74)代理人 弁理士 國分 孝悦


### (54)【発明の名称】 ディジタル信号処理装置

#### (57)【要約】

【目的】 ゲート数を削減できるディジタルフィルタを 得る。

【構成】 直列接続された遅延素  $1 \sim 7$ 、遅延素子 8、 9、 10、加算器  $21 \sim 27$ 、セレクタ  $30 \sim 38$ 、ビットシフタ  $40 \sim 42$ 、係数  $K0 \sim K30$  乗算器  $13 \sim 16$  及びデータセレクタ  $50 \sim 59$  等により構成される。セレクタ 350 み "1" 側にすると FIRフィルタとなり、セレクタ 30、 34、 35、 37 を "1" 側にするとゲイン可変 FIRフィルタとなる。セレクタ 30、 31、 35 を "1" 側にすると IIRフィルタとなる。セレクタ 30、 31、 35 を "1" 側にすると IIRフィルタとなる。さらにセレクタ  $30 \sim 35$  を "1" 側にするとオールパス IIRフィルタとなる。また遅延素子 7 に接続されたデータセレクタ  $50 \sim 57$  を 17 を 17 取り出すことで 17 下 17 の 17 と 17 に 1

【効果】 各部を各フィルタで共用することができ、ゲート数を削減すると共にFIFOメモリとしても用いることができる。



1

【特許請求の範囲】

【請求項1】 直列接続された複数の遅延索子と、複数の加算器と、複数の係数器と、夫々係数を乗算する複数の乗算器とを具備し、1以上のセレクタにより上記遅延案子、上記加算器、上記乗算器の出力を選択することにより複数種類のフィルタを構成するようにしたディジタル信号処理装置。

【請求項2】 直列に接続された複数の遅延素子からなり、入力データを遅延する遅延回路と、

上記遅延回路の所定箇所の出力を所定の割合で加え合わ 10 せる複数の演算回路と、

上記遅延回路の所定箇所の出力と上記複数の演算回路の 演算出力中の2以上を選択的に出力する1以上のセレク タとを具備し、

上記セレクタの選択により、複数種類のフィルタを構成 するようにしたディジタル信号処置装置。

【 請求項3 】 上記セレクタの少なくとも1つは上記演算回路の所定の演算出力と、その所定の演算出力をピットシフトした出力とを選択的に出力する請求項2記載のディジタル信号処理装置。

【請求項4】 直列に接続された複数の遅延素子からなり、入力データを遅延する遅延回路と、

上記遅延回路の所定箇所の出力を所定の割合で加え合わせる第1の演算回路と、

上記遅延回路の所定箇所の出力もしくは上記演算回路の 出力と帰還出力とを選択的に出力するセレクタと、

上記セレクタの出力と上記遅延回路の所定箇所の出力と を所定の割合で加え合わせ上記帰還出力を形成する第2 の演算回路とを具備し、

上記セレクタの選択により、複数種類のフィルタを構成 30 するようにしたディジタル信号処理装置。

【請求項5】 上記セレクタの選択によりIIRフィルタとFIRフィルタとを選択的に構成する請求項4記載のディジタル信号処理装置。

【請求項6】 直列に接続された複数の遅延素子からなり、入力データを遅延する遅延回路と、

上記遅延回路の所定箇所の出力を所定の割合で加え合わせ、所要のフィルタリング出力を形成する演算回路と、 上記複数の遅延素子の各出力を選択的に出力するセレクタとを具備するディジタル信号処理装置。

【請求項7】 上記セレクタは上記遅延回路へのデータ 入力毎にインクリメントするカウンタに応じて、上記選 択を行う請求項6記載のディジタル信号処理装置。

 $H(Z) = (K0*Z^{-7}+K1*Z^{-6}+K2*Z^{-6}+K3*Z^{-4}+K2*Z^{-8} + K1*Z^{-2}+K0*Z^{-1})$  ......(1)

40

(1)式の各係数K0~K3をフィルタの種類に応じて 求めると表1のようになる。従って表1から各係数を計 算し伝達関数を求めることにより、任意のトランスパー \*【請求項8】 上配セレクタは上配演算回路からのデータ出力毎にデクリメントするカウンタに応じて、上配選択を行う請求項6配載のディジタル信号処理装置。

2

【請求項9】 上記セレクタは上記複数の遅延素子の各出力と上記演算回路の出力を選択的に出力する請求項6、7もしくは8記載のディジタル信号処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はディジタルフィルタ処置

(の 等を行うディジタル信号処理装置に関するものである。

【0002】

【従来の技術】図9は従来の7タップのトランスパーサルディジタルフィルタを示す。このフィルタは直線位相(群遅延平坦)特性を持つFIR (Finite Impulse Response)フィルタである。このフィルタは多くのフィルタ関連の文献に記載されており、その文献の1つに尾知博著ディジタル・フィルタ設計入門(CQ出版、1990)がある。ここではこの図9を用いてディジタルフィルタについて簡単に説明する。

20 【0003】図9において、1~7は直列に接続されたデータ遅延素子であり、通常ディジタル信号のサンプリングタイミングでデータがラッチされ遅延素子1から7へと順に送られていく。12は入力されるディジタルデータである。21~23は加算器であり遅延素子1~7の出力を足し合わせている。13~16は乗算器であり、図示されていないレジスタに設定してある係数K0~K3と加算器21~23出力及び遅延素子4のラッチ出力とを掛け合わせている。25~27は加算器であり、乗算器13~16の出力すべてを足し合わせることのにより、フィルタ出力を求めている。

【0004】43は加算後のデータのビット幅を、必要とするピット幅で出力するためのビットセレクタである。例えば10ビットのディジタル信号をフィルタ演算する場合、フィルタ回路内の乗算器及び加算器では10ビット以上で演算を行い、演算誤差を少なく押えてフィルタ精度を高めている。このため加算器27の出力は10ビット以上になり、ここからフィルタ出力として必要とする10ビットのディジタルデータを選択することにより、入出力のビット幅をマッチングするようにしている。

【0005】この図1のフィルタの伝達関数H(Z)は 次式に示される。

サルフィルタを構成することができる。 【0006】 【表1】

7449-種類	K (n)、N=0,1,···
LPF	2 fp T Sa((n-L) wp T)
HPF	$Sa((n-L)\pi)-2$ fp T $Sa((n-L) \omega p T)$
BPF	2 fp2 Sa((n-L) wp2 T)-2 fp1 Sa((n-L) wpl T)
BRF	$Sa((n-L)\pi)+2 fpi Sa((n-L)\omega pi T)-2 fp2 Sa((n-L)\omega p2 T)$

【0007】図10は従来のIIRフィルタの構成図を示す。IIR (Infinite Impulse Response の略)フィルタとは、文字通りインパルス応答がフィードバック回路により理想的には無限時間まで続くフィルタである。IIRフィルタではFIRフィルタのように群遅延が全周波数帯域でフラットになる直線位相特性は実現できないが、FIRフィルタより低い次数で急峻な振幅特性を得ることができる。また、既存のアナログフィルタをデ

【0008】図10において、701は入力ディジタルデータ、702~705はデータをラッチするデータ遅延素子、710~714は入力データ701及び各遅延 20素子702~705の出力に係数K10~K14を乗算する乗算器、706~709は各乗算出力を加算する加\*

ジタル化する場合もこのIIR型の構成となる。

#### \*算器である。

10 【0009】IIRフィルタの設計方法としては、仕様からアナログフィルタの伝達関数H(s)を設計してs-2変換を施し、ディジタルフィルタの伝達関数H(z)を求める方法とがある。ここでは考え方が容易な前者の設計法で説明する。また、このフィルタの特性としては、パターワース・チェビシェフ・逆チェビシェフ等の特性を得られるが、ここではパターワース特性のフィルタに限定しておく。以下この設計法を実際に行って各乗算器の係数を求めていく。表2に各特性の基準LPF設20 計表を示す。

【0010】 【表2】

基準LPF設計表

	<b>~</b>
伝達関数	パラメータ
バターワース特性 H(p)=b/(p²+ a*p + b)	$b = d 0^{2}$ , $a = 2*d0 \sin(\pi / 2N)$ , $d0 = \epsilon^{(-1/N)}$ ,
	$\varepsilon = \sqrt{10^{(Ac/10)} - 1}$

但し Ac=3 [dB]の場合、通常d0=1とする。

【0011】また表2の基準LPF設計表からアナログフィルタの伝達関数H(s)を求めるには表3に示す周

**※[0012]** 

【表3】

波数変換を行う。

×

要求される フィルタ	変換式
LPF	p = s / Ωc
HPF	p = Ωc/s
BPF	$p = (s^2 + \Omega 0^2) / s \Omega b$
BRF	$p = s \Omega b / (s^2 + \Omega 0^2)$

【0013】 さらにディジタルフィルタの伝達関数 H 式 (3) のプリワーピングを行って求める。 (z) を求めるには、式 (2) の双1次s-z変換と、

5

 $\Omega c = (2/T) tan (\omega c T/2)$ 

… (3) プリワーピング

以上からパターワース特性のLPFとHPFの伝達関数

\* [0014]

H(z)を求めると、次式のようになる。

【数1】

LPF伝達関数

b Ωcc² (1+2Z<sup>-1</sup> + Z<sup>-2</sup>)/(1+aΩcc+bΩcc²)

 $\{(z) = \frac{1 - 2(1 - b\Omega cc^2) Z^{-1} / (1 + a\Omega cc + b\Omega cc^2) + (1 - a\Omega cc + b\Omega cc^2) Z^{-2} / (1 + a\Omega cc + b\Omega cc^2)\}$ 

- - (4)

[0015]

※10※【数2】

HPF伝達関数

 $b(1-2Z^{-1}+Z^{-2})/(b+a\Omega cc+\Omega cc^2)$ 

 $H(z) = \frac{1 - 2(b - \Omega cc^2) Z^{-1} / (b + a \Omega cc + \Omega cc^2) + (b - a \Omega cc + \Omega cc^2) Z^{-2} / (b + a \Omega cc + \Omega cc^2)}{1 - 2(b - \Omega cc^2) Z^{-1} / (b + a \Omega cc + \Omega cc^2) + (b - a \Omega cc + \Omega cc^2) Z^{-2} / (b + a \Omega cc + \Omega cc^2)}$ 

但し Qcc=tan(ωcT/2)

· · (5)

【0016】よってこの伝達関数からそれぞれ係数を求 ★ [0017] めると表4に示すようになる。 ★ 【表4】

パターワース伝達特性の各係数

係数	LPF	НРБ
K10 =	b Ω cc²/(1+a Ω cc+b Ω cc²)	b/(b+aΩcc+Ωcc²)
K11 =	2 * K10	-2 * K10
K12 =	K10	K10
K:13 =	2(1-bΩcc²)/(1+aΩcc+bΩcc²)	2(b-Ωcc²)/(b+aΩcc+Ωcc²)
K14 =	-(1-a Ωcc+bΩcc²)/(1+aΩcc+bΩcc³)	- (b-a Ωcc + Ωcc 2) / (b+a Ωcc+Ωcc 3)

但し Dcc=tan(wcT/2)

【0018】ここから各係数を計算し、伝達関数を求めることにより、バターワース特性のIIRフィルターを構成することができる。

#### [0019]

【発明が解決しようとする課題】しかしながら、上述した従来のディジタルフィルタを構成する乗算器や加算器などはゲート規模が大きく、これらのフィルタをすべて構成するように多くの乗算器、加算器を用いると膨大なゲート数となり、非常に高価なものになるという問題が 40 ある。

【0020】本発明は上記のような問題を解決するためになされたもので、乗算器や加算器等のゲート規模の大きいプロックを必要最小限になるように回路を構成することのできるディジタル信号処理装置を提供することを目的としている。

#### [0021]

【課題を解決するための手段】 請求項1の発明においては、直列接続された複数の遅延素子と、複数の加算器と、複数の係数器と、夫々係数を乗算する複数の乗算器 50

とを具備し、1以上のセレクタにより上記遅延素子、上 記加算器、上記乗算器の出力を選択することにより複数 種類のフィルタを構成するようにした。

【0022】 請求項2の発明においては、直列に接続された複数の遅延素子からなり、入力データを遅延する遅延回路と、上記遅延回路の所定箇所の出力を所定の割合で加え合わせる複数の演算回路と、上記遅延回路の所定箇所の出力と上記複数の演算回路の演算出力中の2以上を選択的に出力する1以上のセレクタとを具備し、上記セレクタの選択により、複数種類のフィルタを構成するようにした。

【0023】請求項4の発明においては、直列に接続された複数の遅延素子からなり、入力データを遅延する遅延回路と、上記遅延回路の所定箇所の出力を所定の割合で加え合わせる第1の演算回路と、上記遅延回路の所定箇所の出力もしくは上記演算回路の出力と帰還出力とを選択的に出力するセレクタと、上記セレクタの出力と上記遅延回路の所定箇所の出力とを所定の割合で加え合わせ上記帰還出力を形成する第2の演算回路とを具備し、

7

上記セレクタの選択により、複数種類のフィルタを構成 するようにした。

【0024】 請求項6の発明においては、直列に接続された複数の遅延素子からなり、入力データを遅延する遅延回路と、上記遅延回路の所定箇所の出力を所定の割合で加え合わせ、所要のフィルタリング出力を形成する演算回路と、上記複数の遅延素子の各出力を選択的に出力するセレクタとを具備する構成とした。

#### [0025]

【作用】 請求項1、2、4の発明によれば、セレクタに 10 より信号の流れを変えることにより、1 つの回路で複数 種類のフィルタを構成することができ、ゲート規模の大きい乗算器や加算器を共通に用いることができる。

【0026】 請求項4、5の発明によれば、更に、FIRとIIRを共通の回路にて構成できる。

【0027】請求項6の発明によれば、セレクタの動作によりFIFOとフィルタとを共通の遅延回路を用いて構成できる。

#### [0028]

【実施例】以下、この発明の実施例を図について説明す 20 る。図1は本発明の第1の実施例を示す構成図である。この図1の回路は、ディジタルフィルタとして用いることができると共に、FIFOメモリとしても用いることができるように構成されている。ディジタルフィルタとして用いる場合は、FIRフィルタ、ゲイン可変FIRフィルタ、IIRフィルタ、IIR型オールパスフィルタとして用いることができる。

【0029】図1において、1~10はデータ遅延素子であり、通常ディジタル信号のサンプリングタイミングデータがラッチされ遅延素子1から7へと順に送られて 30 いく。12は入力ディジタルデータである。13~16は乗算器であり、それぞれ係数K0~K3が図示されていないレジスターに設定されている。21~23は第1の加算器、24~27は第2の加算器、30~32は第1のセレクタ、33~38は第2のセレクタであり、"0"と"1"の接点を有している。39はフィルタ出力部を示し、40、41、42はそれぞれデジタルデータを2倍、1/2倍、4倍するためのビットシフタである。乗算器13~16では、係数K0~K3とセレクタ30~32の出力及び遅延素子4のラッチ出力とを掛け 40 合わせている。

【0030】 さらに  $50\sim59$ は FIFOメモリとして 動作させるためのデータセレクタであり、直列に接続されている遅延素子 $1\sim7$ を用いてデータバッファ用の FIFOを構成している。

【0031】次にこの回路の動作について説明する。まず直線位相のFIRフィルタを構成するために各セレクタ $30\sim38$ により次のように各接点を選択する。セレクタ $30、31、32、33、34、35、36、37、<math>38\cdots0$ 、0、0、0、0、1、00、0

この場合の回路構成を図2に示す。

【0032】図1のセレクタの35、36、38は図9 の従来例で示すところのピットセレクタ43に相当し、 有効ピットを選択するためのものである。ここでセレク タ35のみ"1"にすることで、演算結果の下位ピット を出力することになる。このピットセレクタは係数に依 存し、係数をあらかじめ計算した設定値の2倍にしたと きは、ビットセレクタでビットシフタ41を接続して演 算結果の1/2を出力するようにする。この場合、セレ クタ35、36、38はそれぞれ"1"、"1"、 "0"とする。また、係数をあらかじめ計算した設定値 の1/2倍にしたときは、ピットセレクタでピットシフ タ40を接続して演算結果の2を出力するようにする。 この場合はセレクタ35、36、37、38はそれぞれ "0"、"0"、"0"とする。そしてこの図2の構成 は図9の従来例で示したフィルタ構成と実質的に同じに なり、7タップのトランスパーサルフィルタを構成する ことになる。

【0033】尚、この場合は、出力遅延素子10のフィルタ出力はデータセレクタ58を介してデータセレクタ59から取り出すようにしている。

【0034】次に5タップのトランスパーサルフィルタとその出力に可変ゲイン回路を備えたフィルタを構成した場合を図3に示す。このフィルタを構成するためにはセレクタ30~38を次のように設定する。

セレクタ30、31、32、33、34、35、36、 37、38…1、0、0、0、1、1、0、1、0

【0035】この構成はセレクタ30と37により、乗算器13をフィルタタップから切り離し、フィルタ演算後の出力を乗算器13へ入力し、その出力を最終出力としている。さらにこの場合セレクタ35、36、38で構成されるビットセレクタと乗算器13の係数K0により出力ゲインを微調整することができるようになる。

【0036】次に I I R型フィルタを構成した場合を図4(a) に示す。このフィルタを構成する場合セレクタ30~38を次のように設定する。

セレクタ30、31、32、33、34、35、36、37、38…1、1、0、0、0、1、0、0、0、0

【0037】この場合はセレクタ30と31により、出

が カデータを帰還させることにより、IIRフィルタを構成している。この構成をより理解しやすい形に変えたのが、図4(b)である。図10の従来例で示したIIRフィルタは乗算器710~714を5個必要とするが、ここでは4つの乗算器13~16で構成することができる。これは式(4)、(5)及び表4を見れば明らかなように、係数K10と係数K12とはまったく同一の値になることから、K10とK12を乗算器15のK2で共通化することができる。これによりゲート数の大幅な削減を実現することができる。さらにこの構成における

をレクタ35、36はビットセレクタの機能のほかに乗

.9

算器の演算精度を向上させる効果がある。

【0038】次にこの精度向上について説明する。式 (4)、 (5) において、係数K13と係数K14の項を見ると、表4に示すようになる。よって  $\Omega$  c c = t an ( $\omega$  c T/2)  $\geq$  0 という条件から 2 > K13 > -2、1 > K14 > -1に なる。

【0039】そこで係数K1がK1>1ならば、セレクタ35を"0"に、セレクタ36を"1"に設定することにより、帰還データを乗算器14にはピットシフタ40で2倍にした値で入力し、乗算器13にはピットシフタ41で1/2して元にもどして入力するようにしている。この場合には本来の係数値に対して、乗算器13の係数値を桁上げして入力することにより、乗算器13の係数の有効桁を増すようにしている。また係数K1がK1
1<1ならば、セレクタ35を"1"、セレクタ36を"0"に設定することにより、乗算器13を桁上げしないでよいことになる。

【0040】即ち、図4(b)に示すように、K1>1のときはピットシフタ40で入力値を2倍し、K1<1の時は2倍せずにそのまま入力する。このようにK2の値に応じてピットシフトを切り替えることにより、相対的にK2以外の係数に大きい値を入力することができ、乗算器の演算誤差を少なくすることができ、これによってフィルタの演算精度を向上することができる。

【0041】次にIIR型オールパスフィルタを構成した場合を図5(a)に示す。このフィルタを構成するためにはセレクタ30~38を次のように設定する。セレクタ30、31、32、33、34、35、36、37、38…1、1、1、1、0、1、0、0、0 このフィルタは振幅特性が変わらずに位相特性のみが変えられるので、例えば音声処理用のフィルタとして用いられる。この構成をより理解しやすい形に変えた概略構成が図5(b)である。この図には伝達関数を示してあるが、オールパスフィルタにする場合にはK0=K3、K1=K2という条件で各乗算器の係数レジスタを設定する必要がある。

【0042】次に、図1に示す回路は、上述した各フィルタ回路として用いるほかに遅延案子1~7を用いたFIF〇メモリとしても機能する。上述したフィルタ動作 40時にはデータセレクタ59はデータフィルタ58のFIF〇出力を選択しているが、このFIF〇動作時には、データセレクタ59はデータセレクタ50~57の出力を選択する。即ち、入力データ12の入力毎にインクリメントされるFIF〇カウンタの値をもとにデータセレクタ50~57の各FIF〇出力のデータを選択するようにしている。そしてデータセレクタ59からデータが読み出される毎に、FIFOカウンタをデクリメントすることにより、Fast In Fast Outの文字通りFIFOメモリ動作を行うことができる。また、この場合は、デー50

10 タセレクタ 5 9 より FIFO メモリ出力が取り出される。

【0043】以上述べたきたように、図1のデータセレクタ30~38を切り替えることにより、乗算器13~16及び加算器21~27を共通に使用することができ、これにより少ないゲート数で、7タップFIRフィルタ、5タップFIRフィルタ及びそのゲインの微調、パターワース等のIIRフィルタ及びオールパスIIRフィルタを構成することができる。またさらにデータセレクタ50~57及び遅延素子1~7を用いてFIFOメモリを構成することができる。

【0044】図6は本発明の第2の実施例を示す。図6において、201~210はデータ遅延素子であり、通常デジタル信号のサンプリングタイミングでデータがラッチされ遅延素子201~209へと順に送られていく。212は入力、ディジタルデータ。213~217は乗算器であり、係数K20~K24が図示されていないレジスタに設定してある。231~238は加算器、240~244はセレクタである。

20 【0045】239はフィルタ出力部、211は有効ビットをセレクトするためのビットシフタである。213~217の乗算器では、各係数K20~K24セレクタ241~244の出力及び遅延素子205のラッチ出力とをそれぞれ掛け合わせている。この回路は、第1の実施例で説明した回路に類似しているが、9タップのFIRフィルタと任意の2次のIIRフィルタとを構成することができる。

【0046】次にこの回路の動作について説明する。まず直線位相のFIRフィルタを構成する場合には、各セレクタ240~244は"0"側をセレクトする。これにより図7に示すような9タップのFIRフィルタ回路が構成される。このフィルタは第1の実施例の図2で示した7タップのFIRフィルタのタップ数を増やしたものであり、動作は図2の7タップのFIRフィルタについて前述した動作から容易に理解できるので説明を省略する。

【0047】次にIIRフィルタを構成する場合は、各セレクタ240~244は"1"側をセレクタする。これにより図8に示すような2次のIIRフィルタを構成することができる。このフィルタの動作は図10の従来例で示したIIRフィルタから容易に理解できるので脱明を省略する。

【0048】このように図6に示した第2の実施例の回路によってセレクタ $240\sim244$ の切り替えにより、構成の異なる様々なフィルタ回路を必要最小限のゲート数で構成することができる。

うにしている。そしてデータセレクタ 5.9 からデータが [0.04.9] 尚、この図 6 においても、遅延素子 2.0.1 節み出される毎に、FIFOカウンタをデクリメントす の入力及び他の遅延素子  $2\sim7$  の出力を取り出すデータることにより、Fast In Fast Outの文字通りFIFOメモリ動作を行うことができる。また、この場合は、デー 50 に従って動作させることにより、FIFOメモリを構成

*30* 

11

することができる。

[0 0 5 0]

【発明の効果】以上説明したように、本発明によれば、それぞれ複数の遅延素子、加算器、乗算器、セレクタ、ビットシフタ等で構成し、セレクタの選択により複数種類のフィルタを構成するようにしたことにより、複数種類のフィルタを構成できる多機能な回路でありながら、乗算器や加算器といったゲート規模の大きいブロックを必要最小限で構成できるようになり、従って、ゲート数を少なく抑えて安価でしかも演算精度のよい回路を実現 10 することができる。また、これによりフィルタ等の機能を必要とする様々なシステムに対応することができ、安価な多機能なシステムを構築できる効果がある。

【0051】また、請求項4の様に構成することにより、FIRとIIRですら同一の回路素子を用いて構成することができる様になった。

【0052】また、請求項6の様に構成することにより、フィルタとFIFOとを共通の遅延素子を用いて構成できる様になった。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例を示す構成図である。

【図2】第1の実施例をFIRフィルタとした場合の構成図である。

【図3】第1の実施例をゲイン可変FIRフィルタとし

た場合の構成図である。

【図4】第1の実施例をIIRフィルタとした場合の構成図である。

12

【図5】第1の実施例をオールパス型IIRフィルタとした場合の構成図である。

【図6】本発明の第2の実施例を示す構成図である。

【図7】第2の実施例をFIRフィルタとした場合の構成図である。

【図8】第2の実施例をIIRフィルタとした場合の構成図である。

【図9】従来のディジタルフィルタの構成図である。

【図10】従来のIIRフィルタの構成図である。

【符号の説明】

1~7 遅延素子

12 入力データ

21~23 加算器

13~16 乗算器

30~31 セレクタ

24~27 加算器

20 30~32 セレクタ


33~38 セレクタ

40~42 ピットシフタ


50~57 データセレクタ

58、59 データセレクタ


【図1】




[図2]




[図3]




[図4]







I 1 Rフィルタ 伝達関数  $H(Z) = \frac{K2*(Z^{-2}+1) + 2*K3*Z^{-1}}{1+K1*Z^{-1}+K0*Z^{-2}}$ 

#### 【図5】









【図6】

#### 実 施 例




[図7]

#### 9タップF I Rフィルタ




【図8】

#### 11Rフィルタ




 $H(Z) = \frac{K24 + K23 * Z^{-1} + K22 * Z^{-2}}{1 + K21 * Z^{-1} + K20 * Z^{-2}}$ 

【図9】



[図10]

#### 従来のJIRフィルタ



$$H(Z) = \frac{K10 + K11 * Z^{-1} + K12 * Z^{-2}}{1 + K13 * Z^{-1} + K14 * Z^{-2}}$$

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.